(
课件网) 13.1 寄存器 13.2 二进制计数器 本章小结 第十三章 时序逻辑电路 13.3 十进制计数器 13.4 时序逻辑电路的应用 13.1.1 数码寄存器 1．电路结构 13.1 寄存器 13.1 寄存器 输入端：D0 ~ D3 是寄存器的数码输入端。 输出端： Q0 ~ Q3 是寄存器的数据输出端。 清零端：各触发器的复位端连接在一起，作为寄存器的总清零端，低电平有效。 控制端：4个触发器的时钟脉冲输入端连接在一起，作为接收数码的控制端。 数码寄存器（寄存器）：只具有接收、暂存数码和清除原有数码的功能。 （1）寄存数码前，寄存器应清零：令 = 0， Q0 ~ Q3 均为 0 态。 （2）寄存数码时，应使 = 1。将待寄存的四位二进制数码 D0 ~ D3 分别输入 D 触发器各自的输入端。当时钟信号 CP 的上升沿到来时，根据 D 触发器的逻辑功能 Qn+1= D，二进制数码得以输入寄存器。 在接收数码时，各位数码是同时输入；输出数码时，也是同时输出。因此，这种寄存器称为并行输入、并行输出数码寄存器。 3．特点 2．工作过程 （3）只要使 = 1，CP = 0，寄存器就处在保持状态。完成了接收并暂存数码的功能。 13.1 寄存器 13.1.2 移位寄存器 （1）右移寄存器 1．单向移位寄存器 FF3 是最高位触发器， FF0 是最低位触发器，从左到右依次排列。 高位触发器的输出端 Q 与低一位触发器的输入端 D 相连。整个电路只有最高位触发器 FF3 的输入端 D 接收输入的数码。 ① 电路组成 13.1 寄存器 ② 工作原理 假设初始状态 D0D1D2D3 = 0000，要输入数据为1101； 第一个 CP 上升沿到来后 ：D0 = 1 存入 FF3 ，Q3 = 1，其他三个触发器保持 0 态不变。1000。 第二个 CP 上升沿到来后 ： D1 = 0 移到 FF3 中，而 Q3 = 1 移到 FF2 中，此时。 Q1 、 Q0 仍为 0 态。 0100； 接收数码前，寄存器应清零。令 = 0，则各位触发器均为 0 态。接收数码时，应使 = 1。 13.1 寄存器 第四个 CP 上升沿到来后 ：D3 = 1 移到 FF3 中，其余各位触发器依次右移，结果 Q0Q1Q2Q3 = 1001。 第三个 CP 上升沿到来后 ：D2 = 1 移到 FF3 中， Q3 = 0 移到 FF2 中， Q2 = 1 移入 FF1，而 FF0 状态仍为 0 态。 1010； 13.1 寄存器 ③ 状态表 CP 输入 Q3 Q2 Q1 Q0 0 1 2 3 4 0 1 0 1 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 ④ 特点 右移寄存器具有串行输入、串并行输出的功能。 又可从最低位的输出端处输出，只需要连续送入 4 个CP 脉冲，存放 4 位数码将从低位到高位，依次从 Q0 串行输出端处输出，这就是串行输出方式。 从 4 个触发器的输出端可同时输出 4 位数码，即并行输出。 13.1 寄存器 ⑤ 波形图 13.1 寄存器 （2）左移寄存器 串接顺序由低位到高位。寄存的数码从低位的 D 端输入，从最高位的输出端串行输出。 ① 电路组成 13.1 寄存器 ② 工作原理 假设存入数据 D3D2 D1D0= 1101。 接收数码前，寄存器应清零。令 = 0，则各位触发器均为 0 态。接收数码时，应使 = 1。 第一 CP 上升沿到来后 ： Q3Q2Q1Q0 = 0001。 第二 CP 上升沿到来后 ： Q3Q2Q1Q0 = 0001； 第三 CP 上升沿到来后 ： Q3Q2Q1Q0 = 0110。 第四 CP 上升沿到来后 ： Q3Q2Q1Q0 = 1101； 13.1 寄存器 2．双向移位寄存器 具有既能右移又能左移两种工作方式的寄存器，称为双向移位寄存器。 （1）集成 4 位双向移位寄存器 CT74LS194 的外引线排列 M0、M1 为工作方式控制端，其取值不同，功能不同：保持、右移、左移及并行输入。 ... ...
