(
课件网) 电子技术及应用 第7章 触发器与时序逻辑电路 第7章 触发器与时序逻辑电路 7.1 应用实例 7.2 触发器概述 7.3 基本RS触发器 7.4 边沿D触发器 7.5 边沿JK触发器 7.6 同步时序电路分析 7.7 集成计数器 7.8 移位寄存器 7.9 波形的产生 知识拓展:可编程逻辑器件简介 总结+习题 第7章 触发器与时序逻辑电路 7.1 应用实例 图7-2 数字钟电路实物 图7-3 数字钟电路实验板 其中包括：时钟电路、较时电路、复位电路、计数电路、显示译码电路和显示电路几部分构成。图7-3中数码管共有6位，分别显示时、分、秒。该电路的核心电路时钟电路和计数电路都是本章待讲述的重点内容. 第7章 触发器与时序逻辑电路 7.2 触发器概述 图7-1 时序电路构成框图 组合逻辑电路的特点：任一时刻电路的输出状态只取决于当前的输入信号； 时序逻辑电路的特点：任一时刻电路的状态及输出信号不仅取决于当前的输入信号，而且还与电路原来的状态有关。 第7章 触发器与时序逻辑电路 触发器电路是构成存储电路的基本元件。触发器的类型和种类很多，常用的分类方式大致为： 1）根据逻辑功能的不同来分类，触发器可分为：RS触发器、D触发器、JK触发器、T触发器和T’触发器。 2）根据触发方式的不同来分类，触发器可分为：电平触发器、主从触发器和边沿触发器。 常用的触发器有基本RS触发器、边沿D触发器和边沿JK触发器。 7.2 触发器概述 第7章 触发器与时序逻辑电路 7.3 基本RS触发器 （a）逻辑电路图 （b）逻辑符号 功能 0 0 0 1 1 不允许 1 1 1 0 1 0 0 1 置0 1 0 1 1 0 0 1 0 置1 1 1 0 1 1 0 0 1 保持 1 1 0 功能真值表 特征方程： （约束条件） 第7章 触发器与时序逻辑电路 （a）原理电路图 （b）输入、输出波形 由于机械触点存在弹性，这就决定了当它闭合时产生反弹的问题，反映在电信号上将产生不规则的脉冲信号 尽管输入由于开关的抖动使电信号产生了不稳定的脉冲，但输出波形却为稳定的无瞬时抖动的脉冲信号 知识拓展：消抖动开关电路 7.3 基本RS触发器 第7章 触发器与时序逻辑电路 7.4 边沿D触发器 D触发器 同步D触发器 主从D触发器 边沿D触发器 依据触发器方式及结构： 边沿D触发器的逻辑符号: 用三角标志“>” 表示边沿触发 边沿D触发器的输出状态不仅与输入信号D的当前状态及CP脉冲信号的有效边沿（上升沿或下降沿）有关，还与CP脉冲到来之前的电路状态有关。 第7章 触发器与时序逻辑电路 特征方程： D触发器功能真值表 CP D × × × 0 0 0 0 1 0 1 0 1 1 1 1 状态转移图： 波形图:设初始状态为0 7.4 边沿D触发器 CP脉冲作用之前触发器的输出状态 现态 次态 CP脉冲作用之后触发器的输出状态 第7章 触发器与时序逻辑电路 7.5 边沿JK触发器 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 JK触发器功能真值表 边沿JK触发器逻辑符号 JK触发器状态转移图 波形图（时序图） 第7章 触发器与时序逻辑电路 7.6 同步时序电路分析 7.5.1时序逻辑电路的组成 时序电路构成框图 X( x1,x2……xm)代表输入信号， Y( y1,y2……yn)代表输出信号。 Z( z1,z2……zk)代表存储电路的输入信号， Q(q1,q2……ql)代表存储电路的输出信号。 时序 逻辑 电路 同步时序电路： 所有触发器的CP时钟端都接在一起，电路中的触发器 在统一时钟的作用下同时动作。 异步时序电路：触发器不是同时动作。 第7章 触发器与时序逻辑电路 7.6 同步时序电路分析 同步时序电路分析步骤: 分析同步时序电路的步骤： 1. 从给定的逻辑图中给出每个触发器的驱动方程（输入方程）。（即：存储电路中每个触发器输入信号的逻辑表达式），同时写出电路的输出方程（若没有输出可以不写）； 2．把得到的驱动方程代入相应触 ... ...
